EDA與制造相關(guān)文章 以工藝窗口建模探索路徑：使用虛擬制造評估先進DRAM電容器圖形化的工藝窗口 持續(xù)的器件微縮導(dǎo)致特征尺寸變小，工藝步驟差異變大，工藝窗口也變得越來越窄[1]。半導(dǎo)體研發(fā)階段的關(guān)鍵任務(wù)之一就是尋找工藝窗口較大的優(yōu)秀集成方案。如果晶圓測試數(shù)據(jù)不足，評估不同集成方案的工藝窗口會變得困難。為克服這一不足，我們將舉例說明如何借助虛擬制造評估 DRAM 電容器圖形化工藝的工藝窗口。 發(fā)表于：11/23/2023 日本Resonac宣布在美國建先進封裝和材料研發(fā)中心 11月22日，日本半導(dǎo)體材料制造商Resonac宣布，將在美國硅谷建立一個先進半導(dǎo)體封裝和材料研發(fā)中心。 發(fā)表于：11/23/2023 消息稱臺積電考慮在日本建設(shè)第三工廠，瞄向 3nm 芯片制造 據(jù)知情人士消息，臺積電已告知供應(yīng)鏈合作伙伴，稱其正考慮在日本熊本縣建設(shè)第三座芯片工廠，生產(chǎn)先進 3 納米芯片，項目代號臺積電 Fab-23 三期。 發(fā)表于：11/21/2023 2023硅片制造風(fēng)云：21個項目、348GW硅棒、硅片產(chǎn)能將落地 據(jù)“草根光伏”粗略統(tǒng)計，2023年硅棒、硅片環(huán)節(jié)將有348GW的產(chǎn)能落地（含試投產(chǎn)項目）。 發(fā)表于：11/16/2023 ITEC推出RFID嵌體貼片機，速度和精度均刷新業(yè)內(nèi)記錄 位于荷蘭奈梅亨ITEC的ADAT3 XF Tagliner刷新了業(yè)內(nèi)嵌體貼片機的最高速度和最高精度貼裝記錄。 該貼片機每小時可貼裝48,000顆產(chǎn)品，而位置精度和旋轉(zhuǎn)精度優(yōu)于9微米和0.67°，在1 Σ ，相較其他貼片設(shè)備速度快3倍，精度高30%。 發(fā)表于：11/15/2023 三星計劃投資10萬億韓元用于采購ASML EUV光刻機 消息稱三星計劃向ASML進口更多ASML極紫外（EUV）光刻設(shè)備，ASML將在五年內(nèi)提供總共 50 套設(shè)備。 發(fā)表于：11/15/2023 電子電路創(chuàng)新發(fā)展大會暨產(chǎn)業(yè)鏈成果展示會在深圳召開 11月7日， 由中國電子電路行業(yè)協(xié)會CPCA主辦的2023 電子電路創(chuàng)新發(fā)展大會暨產(chǎn)業(yè)鏈成果展示會在深圳機場希爾頓逸林酒店隆重召開。 發(fā)表于：11/10/2023 現(xiàn)代汽車、起亞與英飛凌簽署功率半導(dǎo)體長期供貨協(xié)議 【2023 年 11 月 7日，德國慕尼黑訊】英飛凌科技股份公司（FSE代碼：IFX / OTCQX代碼：IFNNY）與現(xiàn)代汽車和起亞簽署了碳化硅（SiC）和硅（Si）功率半導(dǎo)體長期供貨協(xié)議。英飛凌將建設(shè)并保留向現(xiàn)代/起亞供應(yīng)碳化硅及硅功率模塊和芯片的產(chǎn)能直至 2030 年?，F(xiàn)代/起亞將出資支持這一產(chǎn)能建設(shè)和產(chǎn)能儲備。 發(fā)表于：11/8/2023 佳能CEO談最新納米壓印光刻機：不能賣到中國 佳能公司計劃將其新芯片制造設(shè)備的定價僅為ASML Holding NV最好的光刻機成本的一小部分，尋求在目前在中美科技競爭中發(fā)揮核心作用的尖端設(shè)備領(lǐng)域取得進展。 發(fā)表于：11/6/2023 新思科技與Arm持續(xù)加速先進節(jié)點定制芯片設(shè)計 加利福尼亞州桑尼維爾，2023年11月1日 –新思科技（Synopsys, Inc.，納斯達克股票代碼：SNPS）近日宣布，攜手Arm擴大合作，為Arm Neoverse? V2平臺和Arm Neoverse計算子系統(tǒng)（CSS）等全新Arm®技術(shù)提供優(yōu)化的IP和EDA解決方案。新思科技已加入“Arm全面設(shè)計”（Arm Total Design）生態(tài)系統(tǒng)，將充分利用其全球領(lǐng)先的技術(shù)和專業(yè)知識、Synopsys.ai?全棧式AI驅(qū)動型EDA全面解決方案，以及新思科技接口、安全和芯片生命周期管理IP，助力共同客戶加快基于Arm CSS解決方案的開發(fā)?；陔p方三十多年的緊密合作關(guān)系，新思科技與Arm進一步擴大合作范圍，幫助共同客戶能夠以更低的成本、更小的風(fēng)險和更快的上市時間快速開發(fā)專用芯片。 發(fā)表于：11/2/2023 新思科技攜手臺積公司簡化多裸晶系統(tǒng)復(fù)雜性，推出面向臺積公司N3E工藝的“從架構(gòu)探索到簽核” 統(tǒng)一設(shè)計平臺和經(jīng)驗證的UCIe IP ? 新思科技3DIC Compiler集成了3Dblox 2.0標(biāo)準(zhǔn)，可用于異構(gòu)集成和完整的“從架構(gòu)探索到簽核”完整解決方案。 ? 新思科技 UCIe PHY IP在臺積公司N3E工藝上實現(xiàn)了首次通過硅片的成功（first-pass silicon success），可提供低延遲、低功耗和高帶寬的芯片間連接。 ? UCIe PHY IP與3DIC Compiler的結(jié)合將有效優(yōu)化多裸晶系統(tǒng)設(shè)計，能夠以更低的集成風(fēng)險實現(xiàn)更高的結(jié)果質(zhì)量。 發(fā)表于：10/31/2023 極速智能，創(chuàng)見未來 芯和半導(dǎo)體，作為國內(nèi)首家推出“3DIC Chiplet先進封裝設(shè)計分析全流程”EDA平臺的EDA公司，在10月25日上海舉辦了2023芯和半導(dǎo)體用戶大會 發(fā)表于：10/30/2023 “Arm 全面設(shè)計”借助生態(tài)系統(tǒng)之力，擁抱 Arm 定制芯片時代 Arm 今日宣布推出“Arm® 全面設(shè)計 (Arm Total Design)”生態(tài)系統(tǒng)，致力于流暢交付基于 Neoverse? 計算子系統(tǒng) (CSS) 的定制系統(tǒng)級芯片 (SoC)。Arm 全面設(shè)計匯集了專用集成電路 (ASIC) 設(shè)計公司、IP 供應(yīng)商、EDA 工具提供商、代工廠和固件開發(fā)者等行業(yè)領(lǐng)先企業(yè)，以加快并簡化基于 Neoverse CSS 的系統(tǒng)開發(fā)。Arm 全面設(shè)計生態(tài)系統(tǒng)的合作伙伴將可優(yōu)先取用 Neoverse CSS，從而為各方實現(xiàn)創(chuàng)新和加速上市時間，并降低打造定制芯片的成本和難度。 發(fā)表于：10/28/2023 泛林集團以 FIRST Global機器人挑戰(zhàn)賽為舞臺培養(yǎng)未來STEM人才 北京時間2023年10月24日——2023年度 FIRST Global機器人挑戰(zhàn)賽于10月7-10日在新加坡舉辦。 發(fā)表于：10/25/2023 使用半大馬士革工藝流程研究后段器件集成的工藝 隨著技術(shù)推進到1.5nm及更先進節(jié)點，后段器件集成將會遇到新的難題，比如需要降低金屬間距和支持新的工藝流程。為了強化電阻電容性能、減小邊緣定位誤差，并實現(xiàn)具有挑戰(zhàn)性的制造工藝，需要進行工藝調(diào)整。為應(yīng)對這些挑戰(zhàn)，我們嘗試在1.5nm節(jié)點后段自對準(zhǔn)圖形化中使用半大馬士革方法。我們在imec生產(chǎn)了一組新的后段器件集成掩膜版，以對單大馬士革和雙大馬士革進行電性評估。新掩膜版的金屬間距分別為14nm、16nm、18nm、20nm和22nm，前兩類是1.5nm節(jié)點后段的最小目標(biāo)金屬間距，后三類用于工藝窗口評估。 發(fā)表于：10/24/2023 ?…137138139140141142143144145146…?
