文獻(xiàn)標(biāo)識(shí)碼： A
DOI：10.16157/j.issn.0258-7998.190977
中文引用格式： 謝鶴齡，金建輝，謝佳明，等. 一種高性能脈沖信號(hào)處理電路模塊[J].電子技術(shù)應(yīng)用，2020，46(1)：39-43.
英文引用格式： Xie Heling，Jin Jianhui，Xie Jiaming，et al. A high performance pulse signal processing circuit module[J]. Application of Electronic Technique，2020，46(1)：39-43.
0 引言
脈沖信號(hào)是一種離散信號(hào)，在電力電子技術(shù)運(yùn)用中，可編程器件和一些硬件電路可產(chǎn)生脈沖信號(hào)[1]。其中可編程器件一般產(chǎn)生的脈沖信號(hào)是正向脈沖，電平相對(duì)固定，如DSP和單片機(jī)只能處理幅值最大為3.3 V和5 V的正脈沖信號(hào)，脈沖寬度和傳輸延時(shí)可通過(guò)軟件調(diào)整但存在局限性，脈沖上下沿時(shí)間由產(chǎn)生器件自身特性決定。產(chǎn)生脈沖信號(hào)的硬件電路有V/F變換電路、比較放大電路和振蕩電路等，這些電路產(chǎn)生的脈沖信號(hào)是正負(fù)向脈沖不定，電平為非標(biāo)準(zhǔn)電平，脈沖寬度和傳輸延時(shí)固定，脈沖上下沿時(shí)間較長(zhǎng)且無(wú)法控制。脈沖信號(hào)質(zhì)量的好壞在電力電子的運(yùn)用中是至關(guān)重要的因素，脈沖電平、脈沖寬度和脈沖傳輸延時(shí)都影響其實(shí)用范圍，脈沖上下沿時(shí)間長(zhǎng)短更是影響效率的重要指標(biāo)?？删幊唐骷鸵话阌布娐樊a(chǎn)生的脈沖信號(hào)直接用于驅(qū)動(dòng)電路控制功率管工作時(shí)，往往會(huì)給驅(qū)動(dòng)電路和主電路帶來(lái)許多干擾與損耗，特別是高頻脈沖信號(hào)[2-5]。因此本文針對(duì)可編程器件與普通脈沖信號(hào)硬件電路無(wú)法同時(shí)優(yōu)化脈沖信號(hào)多個(gè)重要指標(biāo)的問(wèn)題，提出一種高性能脈沖處理電路模塊，該模塊旨在同時(shí)控制脈沖的方向、電平、寬度、上下沿時(shí)間和傳輸延時(shí)[6]，將接收的脈沖信號(hào)與驅(qū)動(dòng)電路匹配。
國(guó)內(nèi)研究目前并沒(méi)有同時(shí)處理高速脈沖信號(hào)多個(gè)指標(biāo)的電路，具體分析關(guān)鍵指標(biāo)上下沿時(shí)間[7]，普通的函數(shù)發(fā)生器產(chǎn)生1 MHz脈沖信號(hào)的上下沿時(shí)間約80 ns，其他常規(guī)信號(hào)處理電路產(chǎn)生的1 MHz脈沖信號(hào)上下沿時(shí)間約60 ns。通過(guò)理論分析和開(kāi)發(fā)經(jīng)驗(yàn)顯示，此類(lèi)高性能脈沖信號(hào)處理電路設(shè)計(jì)和制作難度大，從電路原理設(shè)計(jì)到元件選擇、元件布局和走線工藝的設(shè)計(jì)，均需采用線性高頻電子電路的設(shè)計(jì)方法和制作工藝，否則成功的可能性很小。計(jì)劃通過(guò)EDA仿真與實(shí)驗(yàn)測(cè)試，結(jié)合電源完整性和電磁兼容性實(shí)現(xiàn)高性能脈沖信號(hào)處理電路模塊[8-9]，處理頻率高達(dá)1 MHz的高速脈沖信號(hào)非標(biāo)準(zhǔn)電平轉(zhuǎn)化為標(biāo)準(zhǔn)電平，實(shí)現(xiàn)脈寬40%至60%可調(diào)，上下沿時(shí)間控制在30 ns以內(nèi)，延時(shí)最高達(dá)80 ns，提高抗干擾能力[10]。電路達(dá)到上述指標(biāo)，可拓展脈沖信號(hào)實(shí)用范圍，提高靈活性，高質(zhì)量的脈沖信號(hào)提高了驅(qū)動(dòng)電路的可靠性和時(shí)效性，從而提高了功率管的開(kāi)關(guān)效率，大大提升主電路的高效性[11]。
1 高性能脈沖處理電路設(shè)計(jì)
電路總體結(jié)構(gòu)框圖如圖1所示，該電路由電平轉(zhuǎn)換及脈寬調(diào)整電路、脈沖正向整流及上下沿時(shí)間控制電路、脈沖信號(hào)傳輸延時(shí)調(diào)整及抗干擾電路、加固電源電路共四個(gè)單元電路組成。高性能脈沖電路原理圖如圖2所示。
如圖2(a)所示待處理脈沖信號(hào)為uin，電位器RW1和電阻R1構(gòu)成了簡(jiǎn)單分壓電路[12]，通過(guò)調(diào)節(jié)RW1阻值實(shí)現(xiàn)脈沖信號(hào)電壓的初步調(diào)節(jié)。
R2與RW2串聯(lián)連接，通過(guò)調(diào)節(jié)RW2改變運(yùn)算放大器反相輸入端電壓值，再與運(yùn)算放大器同相端產(chǎn)生的微分信號(hào)比較[13]，從而實(shí)現(xiàn)脈沖信號(hào)脈寬大小的調(diào)整，同時(shí)可通過(guò)調(diào)節(jié)運(yùn)算放大器U1電源電壓實(shí)現(xiàn)脈沖信號(hào)電壓的進(jìn)一步調(diào)節(jié)。為滿足1 MHz及以上脈沖信號(hào)的處理要求，運(yùn)算放大器U1的增益帶寬積是關(guān)鍵參數(shù)。
其中電容C1，電位器RW2，電阻R2、R3，運(yùn)算放大器U1構(gòu)成高速可調(diào)比較微分電路，電容C2、C3起退耦濾波作用，保證運(yùn)算放大器U1電源完整性，在處理高頻信號(hào)時(shí)穩(wěn)定可靠。
脈沖正向整流及上下沿時(shí)間控制電路工作原理如圖3所示。當(dāng)運(yùn)算放大器U1輸出負(fù)向脈沖，二極管D1正向?qū)?，二極管D1陰極電壓接近0 V，二極管D2和D3不導(dǎo)通，由于電阻R5接模擬地，在電阻R5和二極管D2、D3的陰極輸出為0 V；當(dāng)運(yùn)算放大器U1輸出正向脈沖，二極管D1不導(dǎo)通，二極管D1陰極電壓接近脈沖正向幅值，二極管D2和D3導(dǎo)通，在電阻R5和二極管D2、D3的陰極輸出接近脈沖正向幅值電壓；控制D1的開(kāi)關(guān)速度小于D2和D3，避免其同時(shí)開(kāi)通時(shí)增加輸出脈沖由低電平向高電平變換所需時(shí)間，通過(guò)提高D2和D3的開(kāi)關(guān)速度能有效減小脈沖信號(hào)上升沿時(shí)間；因此二極管D1、D2和D3的開(kāi)關(guān)速度選擇尤為重要，選擇恰當(dāng)時(shí)能保證輸出脈沖信號(hào)上下沿延時(shí)時(shí)間控制在30 ns以內(nèi)。
脈沖信號(hào)傳輸延時(shí)調(diào)整及抗干擾電路如圖2(b)所示。施密特觸發(fā)器A具有鑒幅功能，既可以把脈沖信號(hào)中的小幅值干擾阻隔，又可以對(duì)脈沖信號(hào)進(jìn)行整形，進(jìn)一步縮短脈沖信號(hào)下降沿時(shí)間。電容具有濾波功能，可以把信號(hào)中的高頻雜波濾除，提高脈沖信號(hào)的抗干擾性能，同時(shí)利用電容C8、C9、C10和C11的充電延時(shí)特性結(jié)合施密特觸發(fā)器延時(shí)特性實(shí)現(xiàn)對(duì)脈沖信號(hào)的微小延時(shí)，調(diào)整傳輸時(shí)間，提高與其他信號(hào)共同使用時(shí)的協(xié)調(diào)能力。
加固電源電路S如圖2(c)所示。通過(guò)磁珠把模擬地和數(shù)字地橋接，利用磁珠高頻阻抗高的特點(diǎn)有效阻隔模擬地和數(shù)字地之間的干擾，同時(shí)減小電源端干擾，使電路在高頻狀態(tài)下工作時(shí)穩(wěn)定可靠。
2 電路仿真與實(shí)驗(yàn)測(cè)試
2.1 LTspice電路仿真
LTspice是一個(gè)性價(jià)比較高的開(kāi)源EDA軟件，本文采用其對(duì)整個(gè)電路進(jìn)行原理性實(shí)驗(yàn)[14-15]。仿真電路與高性能脈沖處理電路原理圖一致，輸入脈沖信號(hào)uin，頻率1 MHz，峰峰值24 V，上下沿時(shí)間100 ns，正占空比約50%。輸入脈沖信號(hào)如圖4所示。
電路輸入脈沖信號(hào)uin通過(guò)分壓電路之后進(jìn)入高速可調(diào)比較微分電路。高速可調(diào)比較微分電路輸入端信號(hào)如圖5所示，其中u+為運(yùn)算放大器同相端輸入信號(hào)，u-為運(yùn)算放大器反相端輸入信號(hào)。同相端信號(hào)u+由電容C1和電阻R3控制。反相端信號(hào)u-為電壓比較點(diǎn)，由電阻R2和電位器RW2控制，通過(guò)調(diào)節(jié)RW2實(shí)時(shí)改變電壓比較點(diǎn)，進(jìn)而改變運(yùn)算放大器輸出脈沖的脈寬。高速可調(diào)比較微分電路輸出信號(hào)如圖6中u1所示，與輸入脈沖信號(hào)uin對(duì)比脈沖信號(hào)u1正占空比明顯減少。
脈沖正向整流及上下沿時(shí)間控制輸出信號(hào)如圖6中uo1所示，由于仿真電路中器件為理想器件，因此D1、D2、D3開(kāi)關(guān)速度對(duì)脈沖信號(hào)上下沿延時(shí)的控制作用無(wú)法從仿真波形中呈現(xiàn)，仿真主要體現(xiàn)了對(duì)輸入脈沖信號(hào)的整流作用。
脈沖信號(hào)傳輸延時(shí)調(diào)整及抗干擾電路仿真波形圖如圖6中uo2所示，通過(guò)與uo1對(duì)比可明顯看出uo2相位后移，兩者延時(shí)約100 ns，波形干凈利落，抗干擾能力提高，實(shí)現(xiàn)信號(hào)的傳輸延時(shí)調(diào)整及抑制干擾。
2.2 電路實(shí)物與測(cè)試結(jié)果
高性能脈沖處理電路模塊如圖7所示，設(shè)計(jì)制作的PCB按頻率0.6 GHz的高頻線性電路設(shè)計(jì)方法進(jìn)行高性能脈沖處理電路印制電路板的布局和走線[16]；印制電路板按高速信號(hào)完整性和電源完整性的布局和布線方法進(jìn)行布局和走線，有效進(jìn)行模擬地和數(shù)字地的分割與橋接，4層印刷電路板有效減少印制電路板上的分布電感和分布電容，減小其形成的傳輸延時(shí)、脈沖上下沿時(shí)間，同時(shí)解決高幅值衰減振蕩和高頻輻射干擾問(wèn)題，模塊中元器件排列緊湊，模塊尺寸僅50 mm×50 mm。
對(duì)設(shè)計(jì)制作的電路進(jìn)行性能測(cè)試，使用的儀器包括：YB1731A直流穩(wěn)壓電源，DF1641A函數(shù)發(fā)生器，UTD7102B示波器，MT-1280數(shù)字萬(wàn)用表。
使用函數(shù)發(fā)生器產(chǎn)生脈沖信號(hào)uin，頻率1 MHz，峰峰值24 V，上下沿延時(shí)約80 ns，正占空比約50%。輸入脈沖信號(hào)首先通過(guò)電平轉(zhuǎn)換及脈寬調(diào)整電路，再通過(guò)脈沖正向整流電路，其測(cè)試結(jié)果如圖8所示。圖8中示波器CH1通道為電平轉(zhuǎn)換后的脈沖信號(hào)，頻率1 MHz，峰峰值10 V，上下沿延時(shí)間約80 ns，正占空比50.5%。圖8中示波器CH2通道為脈寬調(diào)整及整流后的脈沖信號(hào)，通過(guò)調(diào)節(jié)電位器RW2改變比較微分電路的比較點(diǎn)實(shí)現(xiàn)了脈沖信號(hào)脈寬實(shí)時(shí)可調(diào)，圖8中(a)、(b)、(c)CH2通道測(cè)量顯示占空比為28.6%、50%、53.1%；運(yùn)算放大器電源電壓為正負(fù)5 V，通過(guò)正向整流后將脈沖信號(hào)電壓控制在0至5 V之間，頻率保持1 MHz不變。在實(shí)際運(yùn)用中可根據(jù)需要改變電容C1，電阻R2、R3以及電位器Rw2從而控制脈沖信號(hào)脈寬的可調(diào)范圍，選取合適的運(yùn)算放大器及其電源電壓控制輸出脈沖電壓最大值。
通過(guò)上下沿延時(shí)控制電路，實(shí)現(xiàn)上下沿延時(shí)的控制，測(cè)試結(jié)果如圖9所示。輸入脈沖信號(hào)CH1上下沿延時(shí)間84 ns，輸出脈沖信號(hào)CH2上升時(shí)間23 ns、下降時(shí)間56 ns，頻率1 MHz。由測(cè)量波形可直觀看出脈沖信號(hào)上下沿陡度明顯提高，上下沿時(shí)間縮短。與仿真相比，客觀地反應(yīng)了D1、D2、D3開(kāi)關(guān)速度對(duì)電路上下沿時(shí)間的影響。
通過(guò)脈沖信號(hào)傳輸延時(shí)調(diào)整及抗干擾電路，實(shí)現(xiàn)輸入信號(hào)與輸出信號(hào)傳輸延時(shí)可調(diào)，進(jìn)一步縮短下降沿延時(shí)，測(cè)試結(jié)果如圖10所示。下降沿時(shí)間進(jìn)一步下降為13 ns，輸入脈沖信號(hào)與輸出脈沖信號(hào)延時(shí)測(cè)量ΔT為110 ns，通過(guò)施密特觸發(fā)器自身延時(shí)與調(diào)節(jié)電容C4、C5、C6、C7的容值改變充電時(shí)間，實(shí)現(xiàn)控制傳輸延時(shí)時(shí)間，同時(shí)電容的存在還可抑制高頻干擾。
輸入脈沖信號(hào)與輸出脈沖信號(hào)主要性能指標(biāo)對(duì)比如表1所示。輸入的脈沖信號(hào)頻率為1 MHz，峰峰值24 V，上下沿時(shí)間80 ns，正占空比恒定50%，通過(guò)上述電路之后輸出的脈沖信號(hào)保持高速，頻率1 MHz不變，電壓轉(zhuǎn)換為標(biāo)準(zhǔn)電平峰峰值4.5 V，脈寬20%至60%可調(diào)，上下沿時(shí)間大幅減小，上升沿時(shí)間23 ns，下降沿時(shí)間13 ns，調(diào)節(jié)傳輸延時(shí)實(shí)現(xiàn)與輸入信號(hào)相差110 ns。
3 結(jié)論
本文設(shè)計(jì)一種高性能脈沖信號(hào)處理電路，集成脈沖信號(hào)的方向控制、電平轉(zhuǎn)化、脈寬調(diào)節(jié)、傳輸延時(shí)調(diào)整和上下沿時(shí)間控制多個(gè)功能于一體。通過(guò)EDA仿真軟件驗(yàn)證了電路原理的正確性，通過(guò)實(shí)際制作與測(cè)量驗(yàn)證電路模塊的可靠性。相比預(yù)期設(shè)計(jì)指標(biāo)，實(shí)測(cè)指標(biāo)均有大幅提升，針對(duì)1 MHz的高速脈沖信號(hào)脈寬調(diào)節(jié)范圍達(dá)到20%至60%，上下沿時(shí)間控制在25 ns以內(nèi)，其中下降沿時(shí)間低至13 ns，傳輸延時(shí)為20 ns至110 ns。在電力電子運(yùn)用中，上述指標(biāo)的脈沖信號(hào)是相當(dāng)高質(zhì)量的脈沖信號(hào)，該脈沖信號(hào)提高了抗干擾能力，有效匹配各類(lèi)功率管驅(qū)動(dòng)電路，提高驅(qū)動(dòng)電路與主電路的可靠性和高效性，同時(shí)模塊支持高頻率的脈沖信號(hào)，大大優(yōu)化驅(qū)動(dòng)電路與主電路的電路結(jié)構(gòu)。該電路脈寬調(diào)節(jié)范圍有待進(jìn)一步提高，施密特觸發(fā)器的自身延時(shí)使信號(hào)存在20 ns的延時(shí)。電路在針對(duì)2 MHz信號(hào)時(shí)性能指標(biāo)雖不及1 MHz但仍有大幅提升，由于篇幅限制未做詳細(xì)展示。該電路模塊脈沖信號(hào)處理能力還有很大的提升空間，提高充電電流和選取極間電容更大的二極管能進(jìn)一步縮短上升沿時(shí)間，提高電路效率；鏡像正向整流電路可將脈沖信號(hào)整流為負(fù)脈沖；采用更加精密的運(yùn)算放大器和精細(xì)的電路制作工藝可將脈沖信號(hào)頻率提高到5 MHz，優(yōu)化電路整體設(shè)計(jì)思路；試用范圍并不局限于電力電子脈沖信號(hào)的處理，還可拓展到傳感器脈沖信號(hào)處理的范疇。
參考文獻(xiàn)
[1] 趙清林，郭娟偉，袁精，等.MOSFET諧振門(mén)極驅(qū)動(dòng)電路研究綜述[J].電力自動(dòng)化設(shè)備，2018，38(10)：66-73，107.
[2] LIU Y F，ZHANG Z，F(xiàn)U J，et al.Discontinuous-current-source drivers for high-frequency power MOSFETs[J].IEEE Transactions on Power Electronics，2010，25(7)：1863-1876.
[3] 劉教民，李建文，崔玉龍，等.高頻諧振逆變器的功率MOS管驅(qū)動(dòng)電路[J].電工技術(shù)學(xué)報(bào)，2011，26(5)：113-118.
[4] 趙清林，陳磊，袁精，等.一種適用于GaN器件的諧振驅(qū)動(dòng)電路[J].電力自動(dòng)化設(shè)備，2019，39(4)：114-118.
[5] 樊欣欣，楊連營(yíng)，陳秀國(guó)，等.電力場(chǎng)效應(yīng)管隨機(jī)電報(bào)信號(hào)噪聲的檢測(cè)與分析[J].電子技術(shù)應(yīng)用，2018，44(8)：44-46.
[6] 楊檬瑋，田帆，單長(zhǎng)虹.一種基于可變相位累加器的全數(shù)字鎖相環(huán)[J].電子技術(shù)應(yīng)用，2019，45(8)：71-74.
[7] 閻石.數(shù)字電子技術(shù)基礎(chǔ)[M].北京：高等教育出版社，2006.
[8] 李鈺峰.高速PCB電源完整性研究[D].北京：北京郵電大學(xué)，2012.
[9] Eric Bogatin.信號(hào)完整性分析[M].北京：電子工業(yè)出版社，2005.
[10] 山崎弘郎.電子電路的抗干擾技術(shù)[M].北京：科學(xué)出版社，1989.
[11] 董飛駒，邵如平，王達(dá).基于雙環(huán)控制的LLC變換器性能優(yōu)化[J].電子技術(shù)應(yīng)用，2018，44(11)：154-157，164.
[12] 伍松樂(lè).RC電路的應(yīng)用[J].現(xiàn)代電子技術(shù)，2004，27(14)：99-101.
[13] 陳思遠(yuǎn)，陳孝楨.有源微分電路設(shè)計(jì)[J].電子器件，2003，26(2)：155-158.
[14] KRAMPIT M A，KRAMPIT Y N.Electronic circuit design of power supplies for welding in ltspice iv program[J].Applied Mechanics and Materials，2015，4025.
[15] 哈爾濱工業(yè)大學(xué).一種基于LTSPICE軟件的MOSFET SPICE模型的建立方法:CN201811015010.7[P].2019-01-11.
[16] MONTROSE M.電磁兼容的印制電路板設(shè)計(jì)[M].北京：高等教育出版社，2008.
作者信息:
謝鶴齡，金建輝，謝佳明，萬(wàn) 舟
(昆明理工大學(xué) 信息工程與自動(dòng)化學(xué)院，云南 昆明650504)