一種基于ASIC的高速異步FIFO設計
所屬分類：參考設計
上傳者：aet
文檔大?。?span>1686 K
所需積分：0分積分不夠怎么辦？
文檔介紹：分析了異步FIFO的結構和關鍵技術，在與利用格雷碼作為異步FIFO指針編碼對比的基礎上，提出了一種采用移位碼編碼方式的FIFO，不僅減小了亞穩(wěn)態(tài)出現的概率，也簡化了電路結構，降低了電路面積和功耗，在此基礎上也縮短了電路的關鍵路徑，工作頻率明顯提升。根據仿真和綜合結果顯示，本文設計的FIFO工作性能穩(wěn)定可靠。
現在下載
VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。