一種改進型surendra背景更新算法的FPGA實現(xiàn)
所屬分類：技術論文
上傳者：aet
文檔大?。?span>329 K
所需積分：0分積分不夠怎么辦？
文檔介紹：針對現(xiàn)有的動態(tài)背景提取運動目標物體算法復雜且難以在硬件上實現(xiàn)的問題，研究了改進型surendra背景更新算法原理的特點，提出了改進型surendra背景更新算法的硬件結構，并對硬件結構進行綜合、仿真后，在FPGA芯片上實現(xiàn)。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。