基于TMS320C6000系列DSP的維特比譯碼程序優(yōu)化設計
所屬分類：技術(shù)論文
上傳者：aet
文檔大小：202 K
所需積分：0分積分不夠怎么辦？
文檔介紹：在軟件無線電技術(shù)中,經(jīng)常采用DSP芯片實現(xiàn)信道解碼,但維特比譯碼算法在DSP上的運行速度限制了DSP譯碼在高速實時系統(tǒng)中的應用。針對TMS320C6000系列DSP的特點,提出了一種優(yōu)化的譯碼程序設計方案。利用DSP的并行運算能力,極大地縮短了譯碼器中“加比選”單元的運算時間。優(yōu)化后的程序比優(yōu)化前的程序在譯碼速度上提高了約4倍。當在167MHz的TMS320C6701上運行的時候,對(2,1,7)卷積碼的譯碼速度可以達到870kbps。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。