頭條 AMD慶祝賽靈思成立40周年 40 年前,賽靈思(Xilinx)推出了一種革命性的設備,讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開發(fā)的現(xiàn)場可編程門陣列(FPGA)使工程師能夠將具有自定義邏輯的比特流下載到臺式編程器中立即運行,而無需等待數(shù)周才能從晶圓廠返回芯片。如果出現(xiàn)錯誤或問題,設備可以在那里重新編程。 最新資訊 基于多片F(xiàn)PGA的FHDS衛(wèi)星測控信號捕獲設計 多片F(xiàn)PGA組成的星形系統(tǒng)可解決跳頻和直接序列混合擴頻(FHDS)衛(wèi)星測控信號大時延差高動態(tài)條件下的快速捕獲問題。捕獲搜索時采用1“主”+N“副”形式的Multi-FPGA組分時進行多普勒搜索,主FPGA實現(xiàn)捕獲控制和快速解跳解擴,其余N片F(xiàn)PGA實現(xiàn)碼片以下時間差的精細搜索和相干累積。針對信號體制和捕獲性能需求,所有芯片均采用Xilinx公司的基于RAM的XQR4VFX系列。本設計解決了單片宇航級FPGA資源受限條件下復雜捕獲問題,具有FPGA配置文件數(shù)目少、成本低、功耗低的優(yōu)點。 發(fā)表于:10/11/2016 老兵新傳——“闖入”高性能計算領域的FPGA 自1985年首款FPGA誕生以來,F(xiàn)PGA已經是一名在電子信息領域征戰(zhàn)了30年的老兵,這名戰(zhàn)功赫赫的老兵如今已經正式開赴了一個新的戰(zhàn)場。?從2011年Altera公司發(fā)布支持利用OpenCL來開發(fā)FPGA的SDK工具以后,采用CPU+FPGA構成異構計算系統(tǒng)成為另一種具有競爭力的解決方案。為了讓更多網友了解FPGA異構計算系統(tǒng)的原理、架構和開發(fā)流程,《電子技術應用》特別邀請了電子科技大學黃樂天博士和電子科技大學“成電杰出學生”蒲宇亮在電子技術應用·云課堂進行了一場公益演講。 發(fā)表于:10/9/2016 FPGA芯片配置方式詳解與選擇 廣義的來說,F(xiàn)PGA的配置包括直接使用下載電纜對FPGA器件進行編程、對外部EEPROM和FLASH進行編程、使用MPU對FPGA器件進行編程、外部EEPROM和FLASH對器件進行編程等。 發(fā)表于:9/29/2016 賽靈思大學計劃項目十年磨一劍結碩果 [AET上海]日前, 賽靈思“OpenHW 開源硬件與全可編程論壇暨Xilinx中國大學合作十周年慶典” 在上海隆重舉行, 來自中國大陸、香港及新加坡數(shù)百所高校的教授、開源硬件大賽優(yōu)秀選手,以及來自教育部高等學校電子信息類專業(yè)教學指導委員會的領導、行業(yè)知名專家,在中國市場大學合作項目中攜手并進的合作伙伴, 以及賽靈思全球高級副總裁及 CTO, Ivo Bolsens,賽靈思大學計劃高級總監(jiān) Patrick Lysaght 等出席了此次盛會。 發(fā)表于:9/26/2016 大牛推薦 FPGA學習中的好書籍 學習FPGA不但要有好的學習方法,也要有好的書籍。好的書籍能對我們學好FPGA起到事半功倍的效果!那么,在學習FPGA的每個階段都有哪些好的書籍呢?點擊閱讀本期【圖說新聞】一起了解一下吧! 發(fā)表于:9/23/2016 基于FPGA的GPS接收機基帶處理硬件在環(huán)系統(tǒng) 針對GPS跟蹤環(huán)路參數(shù)調試繁瑣復雜、FPGA反復編譯耗時多的問題,設計了一種基于FPGA的GPS接收機基帶處理硬件在環(huán)系統(tǒng)。該系統(tǒng)以FPGA設計的GPS基帶處理為核心,完成衛(wèi)星信號的采集和基帶信號處理,并將處理結果通過以太網實時傳送到Simulink設計的跟蹤環(huán)路進行處理,在處理完成后反饋到FPGA的基帶處理單元,完成衛(wèi)星信號的捕獲和跟蹤。經測試,該系統(tǒng)實現(xiàn)了衛(wèi)星信號的捕獲和跟蹤,驗證了該平臺的有效性和準確性,提高了GPS跟蹤環(huán)路的設計、調試、驗證、實現(xiàn)的效率,對快速開發(fā)衛(wèi)星導航芯片和系統(tǒng)具有積極作用。 發(fā)表于:9/22/2016 FPGA學習中的好書推薦 回想起自己學FPGA,已經有一段時間了,從開始的茫然,到后來的瘋狂看書,設計開發(fā)板,調電路,練習各種FPGA實例,到最后能獨立完成項目,一路走來,感受頗多,拿出來和大家分享,順便介紹下自己的一點經驗所得,希望對初學者有所幫助。 發(fā)表于:9/14/2016 基于5G無線通信的稀疏碼多址接入系統(tǒng)的FPGA實現(xiàn) 在理解無線通信多址接入的基礎之上,提出了一種低復雜度的基于5G無線通信的稀疏碼多址接入系統(tǒng)的FPGA實現(xiàn)方案,利用可綜合的Verilog語言在QuartusII及ModelSim平臺下完成了電路的設計綜合仿真及FPGA驗證,結果證明該設計實現(xiàn)功能完備,可以實際應用。 發(fā)表于:9/8/2016 Xilinx收購Auviz FPGA與GPU要開戰(zhàn)了 Auviz Systems專注于數(shù)據(jù)中心和嵌入式系統(tǒng)的加速應用,在卷積神經網絡方向有著一定的技術積累。其技術專長是FPGA實現(xiàn)、機器學習、視覺算法等,為行業(yè)提供基于FPGA的中間件IP,以減少應用程序的功耗。 發(fā)表于:9/8/2016 千萬門級模塊魚骨型時鐘網絡的實現(xiàn) 在芯片規(guī)模越來越大的背景下,針對千萬門級以上規(guī)模芯片模塊,提出一種基于單魚骨型時鐘網絡的改進型時鐘結構,并給出在后端設計過程中基于EDA工具的具體實現(xiàn)方法。 發(fā)表于:9/5/2016 ?…158159160161162163164165166167…?